(54) SEMICONDUCTOR MEMORY AND MANUFACTURE THEREOF

(11) 60-54472 (A)

(43) 28.3.1985 (19) JP

(21) Appl. No. 58-162734


(22) 5.9.1983


(71) NIPPON DENKI K.K. (72) TOSHIYUKI ISHIJIMA

(51) Int. Cl⁴. H01L27/10,G11C11/34,H01L27/04

PURPOSE: To obtain a capacity unit which has high reliability by covering the surface of a semiconductor substrate with an insulating film, opening a hole, and forming a groove on the substrate by etching, covering the side wall of the groove with an insulating film, and increasing the thickness of the insulating film on the side wall of the groove contacted with the surface of the substrate larger than the other when burying it with a conductor as a charge storage unit.

CONSTITUTION: A thin SiO₂ film 12 and an Si₃N₄ film 13 are laminated on the surface of an Si substrate 11, and a thick SiO₂ film 14 is formed thereon. Then, a photoresist film 15 which has a hole is formed on the prescribed region, anisotropic etching such as reaction ion etching is performed to open holes at the films 14, 13, 12, and a shallow groove A is formed on the surface layer of the substrate 11 by chemical etching. Then, a thick SiO₂ film 16 is formed on the side wall of the groove A by heat treatment, the film 16 on the bottom of the groove A is removed by again etching, and a deep groove A connected to the groove A in the substrate 11 is formed. Then, a thin SiO₂ film 17 is covered on the side wall of the groove A', and polycrystalline Si to become a conductor of a capacity unit is buried in the connected grooves A, A'.







⑩日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭60-54472

@Int_Cl_4

識別記号

庁内整理番号

@公開 昭和60年(1985) 3月28日

H 01 L 27/10 H 01 L

101

6655-5F 8320-5B

C-8122-5F

審査請求 未請求 発明の数 2 (全5頁)

❷発明の名称

半導体記憶装置およびその製造方法

頭 昭58-162734 ②特

頤 昭58(1983)9月5日 ❷出

砂発 明 者

俊 之

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

石嶋 日本電気株式会社 の出 顋 人

弁理士 内 原 砂代 理 人

発明の名称

半導体記憶装置およびその製造方

特許請求の範囲

1. 半導体基板表面に形成されその表面に絶級膜 が形成され、導体がその中に埋めとまれた滞を領 有蓄積部として用いる半導体配位装置において、 異の側面と基板袋面とが接する部分の絶縁膜のう 5年の負面の部分の絶録膜かあるいは隣の周囲の 基板表面の絶数膜が辨の他の部分の絶数膜より厚 〈形成されていることを特徴とする半導体記憶装

2 半導体基板上に絶縁膜を設け、溝形成領域以 ^{外をレジストで被う工程、異方性エッチングによ} 9月記レジストをマスクとして前記絶談膜をエッ ^{チン}グしさらに前記半導体基板をエッチングして ^{良い}書を形成する工程、前配溝の扱面に絶縁膜を ^{を成する工程}、異方性エッチングにより前配務の

(1)

底部に形成された前配絶数膜のみをエッチングし て前記器の側面にだけ前記絶談膜を襲し、脳出し た半導体装板をエッチングして深い構を形成する 工程、前配保い桝の表面を薄い純緑原で被り工程 を含むことを特徴とする半導体記憶装置の製造方

発明の詳細な説明

本発明は、電荷蓄積部である容量と絶縁ゲート 世界効果トランジスタを含んでなる半導体記憶装 僧における皆奇若殺部の構造に関するものである。

惟荷の形で二進情報を貯蔵する半導体メモリセ ルはセル面積が小さいため、高集様、大容量、ノ モリセルとして劣れている。特にメモリセルとし て一つのトランジスタと一つの容員からなるノモ リセル(以下1T1Cセルと略す)は、構成製築 も少く、セル面積も小さいため高集板メモリ川メ モリセルとして重要である。ところでメモリの高 **集積化によるメモリセルサイズの紛小に伴い、1** T1Cセル構造における容量部面積が減少してきて

-365-

羽間昭60-51172 (2)

いる。そして容量部所積の減少による記憶電荷量 の減少は、耐・粒子開始、センスアンプの感度の 劣化を引き起す。

従来、このような削燐点を解決するため、メモリセル前様の耐小化もかかわらず大きな記憶容量 部を形成する方法として半導体基板内に溝を設け、 この時の飼前と半導体基板間に容量に形成する方 法が知られている。

第1図に従来よく知られている、牌を用いて容 は部を形成する1 T 1 0 セルの一例を示す。 第1 例において、 3 が容量拡減で反転胎 6 との間に得 い純は脱2 年設けることにより記憶容量部を形成 している。 4 はスイッチングトランジスタのゲー 下紙やでワード線に接続されており、 ビット級に 接続されている拡散船 5 と反転船 6 の間の電荷の 移動を制御する。

しかしながら、従来の牌を用いて容量部を形成する1 T 1 C セルはより大きな容量を確保するため容量単位 3 と反転間 6 との間に薄い絶縁膜 2 を 形成しているため、角はった端部での毎界集中に

(3)

成する工程、異方性エッチングにより前配簿の底部に形成された前記絶殺膜のみをエッチングして前配調の調面に大け前記絶縁膜を幾し無出した半導体症板をエッチングして深い隣を形成する工程、前配深い海の表面を薄い絶縁膜で被う工程を含むことを特面とする半導体配憶装置の製造方法が得られる。

以下本発明の典型的な災施例を図面を用いて詳述する。第2図(a)、(b)、(c)、(d)、(e)、(f)、(g)、(h) は本発明における解を用いて容量部を形成する製造プロセスを取を追って示した模式的断面図である。

第2門(a)は、P型シリコン単結晶芽板11上に薄い二酸化旺素膜12、氧化旺素膜13、および厚い二酸化旺素膜14 を順次形成した後期を形成する以外の値数をレジストパターン15で被った状態を示す。

312日のは、前配レジストパターン15をエッ ナングマスクとして異方性エッチング技術 例え は反応性スパッタエッチ技術を用いることにより より絶録膜の耐圧劣化が生じるという欠点がある。 これは隣を用いて容量配を形成する1T1CtA において信頼性上大きな問題である。

本発明は、神を用いて容量部を形成する1下1 C セル化かいて角ばった端部にかける絶縁膜の計 低がかがますと 圧劣化を防ぎ信頼性の高い容量部構造を提供する ことを目的とする。

(4)

下地の前記二級化珪素膜 14、型化珪素膜 13、二酸化珪素膜 12 を顧太エッチング絵去した後、前記二酸化珪素膜 14 をもエッチングマスクとして前配シリコン 蒸板 11 をさらにエッチングして 書のなさが 0.3 μm程度の投い溝入を形成しさらに無低化法により前記溝入の内壁に絶縁膜として二級化粧素膜 16 を形成した状態を示す。

第2図(c)は、前述の工程と同様に異方性エッナング技術により前記二酸化珪素膜をエッチング検去し前配構Aの側面部のみに前記二酸化珪素膜14'をエッチング技術によりが記一度とは実験14'をエッチング技術により前記シリコン基板11をエッチング除去し書のほさが14m以上の深い溝A'を形成しさらに無係化法により前記器A'の表面に薄い二般化珪素與17を形成した状題を示す。

第2図(I)は、レジスト18をウェハー全面にま 布して製面を平坦にした状態を示す。

第2図(c)は、発方性エッチング技術 例えば 反応性スパッタエッチ技術により前記レジスト

特開昭60-54472(3)

18を決向よりエッチング除去してゆき前配牌部に レジストを残した後、このレジスト 18 をエッチ ングマスクとして反応性スペッタエッチ技術によ り前配二歳化計案設 14 および留化珪素膜 13 を 鉄去した状態を示す。

第2回(()は、前島ホトレジスト18'を除去技 りェハー全体に海い強化耳素膜19 および n 型不 納物 例えばリンを含んだ厚い多結晶シリコン20 を形成し機器を眺めた状態を示す。

部 2 四(g)は、前配多結晶シリコン20を製面より エッチングしてゆき前記酶が内にのみ前配多結晶 シリコンを致した後、再びn 型不純物 例えばリ ンを含んだ多結晶シリコン 21 を全面的に形成し、 さらに容量部の財極形状を有するレジスト 2.2 を パターニングした状態を示す。

3.2 図(h)は、前配レジスト22をエッチングマスクとして前配を結晶シリコン21をエッチング して容質取停を形成した後、ワード観に接続しているスイッサングトランジスタのゲート電極23 およびピット観に接続している拡散層24、24を

(7)

を表面よりエッチング除去してゆき前配線部化レジストを残した後、このレジスト 37'をエッチングマスクとして反応性スパッタエッチ技術により前配二位化非果服 34' および強化珪素膜 33'を除去した状態を示す。

第3 図(4)は、前記ホトレジスト37 を除去後ウェハー全体に強い部化非累膜38 および n 型不純 物 例えばリンを含んだ厚い多結晶シリコン39 を形成し梅部を想めた状態を示す。

第3 図(c)は、前配多結晶シリコン3 9 を要面よりエッチングしてゆき前配為内にのみ前記多結晶シリコンを残した後、内びn 型不純物 例えばリンを含んだ多結晶シリコン 40 を全面に形成し、さらに科計部の電視形状を有するレジスト 41 をパターニングした状態を示す。

3 3 図(I)は、前配レジスト41をエッチングマスクとして、前配多結晶シリコン40をエッチングして谷は電極を形めした後、ワード観に接続しているスイッチングトランジスタのゲート電便42 およびピット観に接続している拡散版43を

形成して、神内に容賛をもつ1 T 1 Cセルを形成した状況を示す。

次に本発明の他の実施例を第2図同様、第3図 を用いて詳述する。

第3図(a)は、P型シリコン単結品基板31上に 二酸化珪素膜32、留化珪素膜33、および厚い二 酸化珪素膜34を順次形成した後 海を形成する 以外の領域をレジスト35で被った状態を示す。

第3図的は、前記ホトレジスト35をエッチングマスクとして異方性エッチング技術 例えば反応性スパッタエッチ技術により下地の前配二酸化珪素膜34、窒化珪素膜33、二酸化珪素膜32を順次エッチング除去した後、前配二酸化珪素膜34をもエッチングマスクとして前配シリコン基板31をさらにエッチングして溝を形成し、さらに熱酸化法により溝の表面に薄い二酸化珪素膜36を形成し、次にレジスト37をウェハー全面に途布して表面を平坦にした状態を示す。

第3図(c)は、異方性エッチング技術 例えば反 応性スパッタエッチ技術により前記レジスト37

(8)

形成して、隣内に容力をもつ1T1Cセルを形成 した状態を示す。

本発明によれば、シリコン単結品基板に高を形成し、シリコン基板と高を埋めるように形成した容量電便の間に薄い絶縁膜を設けて容量を形成する構造において、海の閉口部端付近における説明面の絶縁膜厚を他の薄側面に形成される絶縁膜即より厚く形成することにより、海開口部端での電界集中による絶縁膜の耐圧劣化を防ぐことができる。このように舞側面の絶縁膜厚を二段構造にすることにより絶縁膜の耐圧劣化を防ぐことは、高集積化されたメモリにおいて高信頼性を確保する上で重要なことである。

以上述べたように本発明によれば、満を用いて容量部を形成するITICセルにおいて角はった 辨開口端部における絶縁膜の耐圧劣化を防ぐこと により信頼性の高い容量部構造が容易に得られる。

図面の簡単な説明


3.1 図は、従来知られている為を用いて容量部

(10)

(9)

35周昭60-54472 (4)


を形成した 1 T 1 C セルの模式的断面図であり、 第 2 [2](a)、(b)、(c)、(l)、(c)、(l)、(c)、(l)、(c)、(l) なの。(l)は、本発明の実施例 をプロセスを消って深した模式的断面図である。 歯において各配号はそれぞれ次のものを示す。 1、11、31:シリコン造板、2、12、14、14'、 16、16'、17、32、34、34'、36:二酸化珪素膜、 3、21'、40':容計析板、4、23、42:ワード級に 接続されたスイッチングトランジスタのゲート 進 板、5、24、43:ビット級に接続された拡散層、 6: 反転層、13、13'、19、33、33'、38: 盤化 作業股、15、18、18'、22、37、37'、41:レジスト、20、21、39、40:多結晶シリコン、24'、 43': 似散層、A: 投い筒、A': 梁い്。




代可人 非理上 内 原 晋(安原)

(11)

才 2 ②





-368-

